Circuito Integrado TTL 74LS741, buffer de ocho entradas y tres salidas receptoras. Estos buffers están diseñados específicamente para mejorar el rendimiento y la densidad de los tres conductores de otros estados de direcciones de memoria, los controladores de reloj, y orientados a bus-receptores y transmisores. El diseñador tiene la opción de combinaciones seleccionadas de salidas inversora y no inversora, simétrico, activo bajo el control de la producción de insumos (G), y complementarias de control de la producción de insumos (G y G). Estos dispositivos se caracterizan por alto fan-out, fan-in mejorado, y el margen de ruido de 400 mV.
- Memoria buffer de registros
- Entradas PNP para reducir la carga
- Histéresis en las entradas
- Mejora márgenes de ruido
- Aplicaciones: Industrial, comunicaciones y red
